一种级联型小数分频调制电路的设计实现 |
| |
作者姓名: | 曾启明 |
| |
作者单位: | 深圳职业技术学院电信学院 |
| |
基金项目: | 国家教学资源库项目(2017-B03),深职院校级项目(7017-22J190529991,9003-04180333,6019310006K)。 |
| |
摘 要: | 本文设计并实现了一个三阶的级联型调制电路用于实现5.8GHz小数分频锁相环。调制电路通过字长15bit的累加器作为基本单元,利用三级累加器的溢出值组成锁相环分频器的控制字序列。仿真结果表明,调制电路能够按照设计要求输出正确的分频序列,在分频比区间[0.1,0.95]内平均误差仅为0.4%。0.18μm CMOS工艺下,基于该调制电路实现的5.8GHz锁相环芯片能够准确锁定目标频点,相噪声性能为-109dBc/Hz。
|
关 键 词: | 小数分频 调制电路 锁相环 频率合成 |
本文献已被 维普 等数据库收录! |
|