| 流处理器延迟隐藏机制的优化及实现 |
| |
| 引用本文： | 李礼,文梅,伍楠,李海燕,张春元.流处理器延迟隐藏机制的优化及实现[J].计算机工程与科学,2007,29(3):74-76. |
| |
| 作者姓名： | 李礼 文梅 伍楠 李海燕 张春元 |
| |
| 作者单位： | 国防科技大学计算机学院,湖南,长沙,410073;国防科技大学计算机学院,湖南,长沙,410073;国防科技大学计算机学院,湖南,长沙,410073;国防科技大学计算机学院,湖南,长沙,410073;国防科技大学计算机学院,湖南,长沙,410073 |
| |
| 摘 要： | 流体系结构在新兴的高性能计算机体系结构中备受关注,通过多种技术途径,流处理器能广泛深入地挖掘程序各种并行性。本文首先介绍流处理器访存延迟隐藏的技术,然后引入“链接”思想以进一步优化访存延迟隐藏机制,最后讨论了“链接”机制在流处理器上的实现。
|
| 关 键 词： | 流体系结构 延迟隐藏 链接 |
| 文章编号： | 1007-130X（2007）003-0074-03 |
| 收稿时间： | 2005-11-18 |
| 修稿时间： | 2006-04-13 |
Optimization and Implementation of the Latency Hiding Mechanism for Stream Processors |
| |
| LI Li,WEN Mei,WU Nan,LI Hai-yan,ZHANG Chun-yuan.Optimization and Implementation of the Latency Hiding Mechanism for Stream Processors[J].Computer Engineering & Science,2007,29(3):74-76. |
| |
| Authors: | LI Li WEN Mei WU Nan LI Hai-yan ZHANG Chun-yuan |
| |
| Abstract: | The stream architecture is outstanding in the emerging high-performance computer architectures.Many kinds of parallelism can be exploited by stream processors.This paper first introduces the latency hiding mechanism of stream processors,and then introduces the "chaining" technology to further optimize this mechanism.Finally,it discusses the implementation of the "chaining" mechanism in stream processors. |
| |
| Keywords: | stream architecture latency hiding chaining |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程与科学》浏览原始摘要信息 |
|
点击此处可从《计算机工程与科学》下载全文 |
|
