| 双重噪声整形连续时间Δ-Σ调制器的架构设计 |
| |
| 引用本文： | 严海月,邓建飞,林福江.双重噪声整形连续时间Δ-Σ调制器的架构设计[J].微电子学,2017,47(6):828-832. |
| |
| 作者姓名： | 严海月 邓建飞 林福江 |
| |
| 作者单位： | 中国科学技术大学 微纳电子系统集成研究中心, 合肥 230026,中国科学技术大学 微纳电子系统集成研究中心, 合肥 230026,中国科学技术大学 微纳电子系统集成研究中心, 合肥 230026 |
| |
| 基金项目： | 模拟集成电路重点实验室基金资助项目(9140C090111150C09041) |
| |
| 摘 要： | 提出了一种低功耗连续时间多比特Δ-Σ调制器架构。该架构充分利用了Δ-Σ结构高分辨率和连续时间结构高速度的特点。将量化器的输出分为最高有效位(MSB)和最低有效位(LSB),LSB被反馈到量化器和DAC的输入,提高了系统的分辨率和线性度,降低了系统的硬件复杂度。除此之外,积分器的输出摆幅也显著减小,大大降低了运算放大器对带宽和增益的要求。使用SAR量化器中的开关电容DAC阵列进行环路延迟补偿,进一步提高了环路滤波器功率效率。通过仿真分析,验证了提出架构的正确性。
|
| 关 键 词： | 连续时间 Δ-Σ 低功耗 噪声整形 环路延迟补偿 开关电容DAC阵列 |
| 收稿时间： | 2017/3/21 0:00:00 |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
|
点击此处可从《微电子学》下载全文 |
|
