| 2.5Gbps/ch两通道并行时钟数据恢复电路 |
| |
| 引用本文： | 刘永旺,王志功,李伟.2.5Gbps/ch两通道并行时钟数据恢复电路[J].半导体学报,2007,28(3):460-464. |
| |
| 作者姓名： | 刘永旺 王志功 李伟 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 摘 要： | 采用TSMC公司标准的0.18μm CMOS工艺,结合锁相环和延迟锁相环技术,设计并制作了一个全集成的2.5Gbps/ch并行时钟数据恢复电路.与传统并行数据恢复电路相比,该电路不需要本地参考时钟,并且恢复出的并行数据是位同步的.输入2路并行的231-1 PRBS数据,恢复出的2.5GHz时钟的均方抖动值为2.6ps,恢复出的两路2.5Gb/s数据的均方抖动值分别为3.3ps和3.4ps.
|
| 关 键 词： | 并行时钟数据恢复 锁相环 延迟锁相环 位同步 |
| 文章编号： | 0253-4177(2007)03-0460-05 |
| 收稿时间： | 9/1/2006 5:39:58 PM |
| 修稿时间： | 10/6/2006 3:20:00 PM |
2.5Gbps/ch 2-Channel Parallel Clock and Data Recovery Circuit |
| |
| Liu Yongwang,Wang Zhigong and Li Wei.2.5Gbps/ch 2-Channel Parallel Clock and Data Recovery Circuit[J].Chinese Journal of Semiconductors,2007,28(3):460-464. |
| |
| Authors: | Liu Yongwang Wang Zhigong and Li Wei |
| |
| Affiliation: | Institute of RF and OE-ICs,Southeast University,Nanjing 210096,China;Institute of RF and OE-ICs,Southeast University,Nanjing 210096,China;Institute of RF and OE-ICs,Southeast University,Nanjing 210096,China |
| |
| Abstract: | |
| |
| Keywords: | parallel clock and data recovery DLL PLL bit-synchronous |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
