| 开源片上系统Freedom E310调试过程原理分析 |
| |
| 引用本文： | 雷思磊,王军,张海燕.开源片上系统Freedom E310调试过程原理分析[J].单片机与嵌入式系统应用,2017(9):19-22,28. |
| |
| 作者姓名： | 雷思磊 王军 张海燕 |
| |
| 作者单位： | 酒泉卫星发射中心,酒泉,735000 |
| |
| 摘 要： | Freedom E310是第一款基于RISC-V指令集架构的开源商业片上系统,可以依据具体应用场景对其进行深度定制,在介绍Freedom E310中与调试有关的模块、地址空间、控制状态寄存器之后,从原理上分析了halt、resume、step、断点设置等调试指令的实现过程.
|
| 关 键 词： | RISC-V Freedom E310 JTAG |
Debugging Process Principle Analysis of Open-source SoC Freedom E310 |
| |
| Abstract: | Freedom E310 is the first RISC-V instruction set architecture based on open-source commercial SoC,which can be customized according to the specific needs.In the paper,after the introduction of the debugging module,the address space and the control status register in Freedom E310,the realization process of halt,resume,step,breakpoint setting and so on. |
| |
| Keywords: | RISC-V Freedom E310 JTAG |
| 本文献已被 万方数据 等数据库收录！ |
|
