| 一种基于FPGA的芯片测试多通道串口扩展设计 |
| |
| 引用本文： | 徐玉丹,陶辉,秦龙,马世伟.一种基于FPGA的芯片测试多通道串口扩展设计[J].电子测量技术,2013,36(3). |
| |
| 作者姓名： | 徐玉丹 陶辉 秦龙 马世伟 |
| |
| 作者单位： | 1. 上海大学机电工程与自动化学院 上海200072;华润上华科技有限公司 上海201203
2. 上海大学机电工程与自动化学院 上海200072 |
| |
| 摘 要： | 为了满足智能卡芯片的测试需求,在降低测试成本、提高测试速度的基础上,给出了一种在FPGA上实现的芯片测试的多通道串口扩展器设计,主要包括仲裁器设计、多路选择器以及显示译码器的设计.FPGA采用EP1C12Q240C8,利用状态机实现仲裁器,并改进了仲裁器电路结构,以提高扩展器工作速度,且结构简单,面积小.数据选择器以及显示译码器采用组合逻辑实现.利用Modelsim分别对加busy判断的轮换仲裁,以及状态机实现的仲裁进行仿真.实验和应用结果表明了设计的有效性,并且状态机仲裁提升了系统的性能.
|
| 关 键 词： | FPGA 芯片测试 串口扩展 仲裁器 |
Multi-channel serial port expansion design used in chip testing based on FPGA |
| |
| Xu Yudan
,
Tao Hui
,
Qin Long
,
Ma Shiwei.Multi-channel serial port expansion design used in chip testing based on FPGA[J].Electronic Measurement Technology,2013,36(3). |
| |
| Authors: | Xu Yudan Tao Hui Qin Long Ma Shiwei |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
