Verilog HDL与逻辑系统设计 |
| |
引用本文: | 夏宇闻.Verilog HDL与逻辑系统设计[J].电子技术应用,1997(9). |
| |
作者姓名: | 夏宇闻 |
| |
作者单位: | 北京航空航天大学EDA实验室 |
| |
摘 要: | VerilogHDL与逻辑系统设计北京航空航天大学EDA实验室夏宇闻随着计算机和半导体工艺技术的发展,数字逻辑电路的设计正悄悄地进行着一场重大的革命。这场革命的核心是采用硬件描述语言(VHDL或VeilogHDL)来设计复杂的数字逻辑系统。早在七十年...
|
本文献已被 CNKI 等数据库收录! |
|