| TMS320F206与CPU卡通信协议的优化 |
| |
| 引用本文： | 李德兵,李德勇,尹战文.TMS320F206与CPU卡通信协议的优化[J].单片机与嵌入式系统应用,2009(10):70-71. |
| |
| 作者姓名： | 李德兵 李德勇 尹战文 |
| |
| 作者单位： | 江南计算技术研究所 |
| |
| 摘 要： | 1硬件电路 TMS320F206（简称F206）有1个通用输入引脚B10s和1个通用输出引脚XF，此外还有100、101、102和103引脚，分别对应I／O状态寄存器的IO0～IO3。这4个引脚通过异步串行口寄存器（ASPCR）和I／O状态寄存器（10SR）实现软件可控，可被单独配置成输入或输出。本文中使用100作为CPU卡（江苏意源公司iCos／Milv1．0）的复位引脚，102作为CPU卡的I／O（输入／输出）引脚，电路图如图1所示。
|
| 关 键 词： | TMS320F206 CPU卡 通信协议 状态寄存器 输入／输出 优化 通用输入 异步串行口 |
Optimization of Communication Protocol Between TMS320F206 and CPU Card |
| |
| Li Debing,Li Deyong,Yin Zhanwen.Optimization of Communication Protocol Between TMS320F206 and CPU Card[J].Microcontrollers & Embedded Systems,2009(10):70-71. |
| |
| Authors: | Li Debing Li Deyong Yin Zhanwen |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
