|
|||||
|
|
| 基于FPGA的UART通信接口设计与实现 | |
| 作者姓名： | 何坚 陈志华 |
| 作者单位： | 暨南大学信息技术研究所,广东,广州510075 |
| 摘 要： | 介绍了基于Verilog HDL设计的UART模块,使用Verilog HDL语言将UART器件的核心功能描述成一个异步串行数字收发模块,并且在Modelsim上实现了其功能仿真。 |
| 关 键 词： | UART 异步收发器 Verilog HDL Modelsim 仿真 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |
|
||||||||||||||||||
|
||||||||||||||||||
|
||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |