| FPU中一种高速乘法运算电路的设计与实现 |
| |
| 引用本文： | 王永海,周端,李波,常宪栋. FPU中一种高速乘法运算电路的设计与实现[J]. 桂林电子科技大学学报, 2003, 23(5): 38-41 |
| |
| 作者姓名： | 王永海 周端 李波 常宪栋 |
| |
| 作者单位： | 西安电子科技大学,计算机学院,陕西,西安,710071;山东省济南市边防局,山东,济南,251031 |
| |
| 摘 要： | 在FPU的设计中,乘法运算电路是设计高精度高速度的乘法电路的重要部分,对提高整个FPU的性能具有重要的意义。通过对浮点处理单元(FPU)的体系结构的分析,比较了速度和规模分析并行通用乘法器之间的优缺点,结合FPU整体设计以及兼顾速度和规模,提出一种不同于通用乘法器设计的方法。该方法采用指数、尾数两条数据通道,用基-4的Booth算法和桶形移位寄存器,通过迭代完成乘法计算,并用VerilogHDL语言编写模块,用Modelsim进行仿真验证。这种方法速度快、占用硬件资源少,适于在FPU中实现,也可以做为一个独立的乘法器使用。
|
| 关 键 词： | FPU 乘法运算电路 Booth算法 VerilogHDL语言 Modelsim |
| 文章编号： | 1001-7437(2003)05-38-04 |
| 修稿时间： | 2003-06-09 |
A Design and Implement of a High-speed Multiplying Operational Circuit in FPU |
| |
| Abstract: | |
| |
| Keywords: | FPU Multiplying operational circuit Booth algorithm VerilogHDL Modelsim |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
