| HEVC标准中整数变换的FPGA实现 |
| |
| 引用本文： | 普建龙. HEVC标准中整数变换的FPGA实现[J]. 电视技术, 2014, 38(19) |
| |
| 作者姓名： | 普建龙 |
| |
| 作者单位： | 福州大学工业控制研究所,福建福州,350108 |
| |
| 摘 要： | 新一代视频编码标准(High Efficiency Video Coding,HEVC)中整数DCT编码支持大小从4×4到32×32的TU块,运算量巨大。通过优化MCM单元来减少运算量,通过硬件电路复用来减少硬件资源消耗,同时使用转置模块来加速流水线,并且能适应各种不同大小的TU块。实验代码通过Verilog HDL编写,并在Altera Arria GX EP1AGX90EF1152C FPGA上综合。结果表明,该结构等待时延最多为32个时钟周期,每个时钟周期能处理32个采样点,在184 MHz的时钟频率下,能实时处理60 f/s(帧/秒)的UHD(Ultra-High-Definition 7 680×4 320)视频信号。
|
| 关 键 词： | HEVC FPGA 整数DCT 适应不同TU块 |
| 收稿时间： | 2014-03-18 |
| 修稿时间： | 2014-05-12 |
FPGA Implemention of Integer Transform for HEVC Standard |
| |
| pujianlong. FPGA Implemention of Integer Transform for HEVC Standard[J]. Ideo Engineering, 2014, 38(19) |
| |
| Authors: | pujianlong |
| |
| Affiliation: | fuzhou university |
| |
| Abstract: | |
| |
| Keywords: | HEVC FPGA Integer DCT Adaptive to different TU sizes |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《电视技术》浏览原始摘要信息 |
|
点击此处可从《电视技术》下载全文 |
|
