|
|||||
|
|
| 时序调整改善设计性能 | |
| 引用本文： | 敬伟,孔令讲. 时序调整改善设计性能[J]. 电子设计应用, 2003, 0(11): 8-10,32 |
| 作者姓名： | 敬伟 孔令讲 |
| 作者单位： | 奥肯思(北京)科技有限公司 |
| 摘 要： | 时序调整是由Leiserson和Saxe提出的一种同步电路优化技术。然而时序调整概念被提出来以后,这种技术并没有得到广泛的应用和进一步的发展。由下面的情况可以很清楚地看出来,功能强大的时序调整算法直到最近才在逻辑综合工具中得到最广泛的应用:* 时序调整技术的应用会直接导致面积的增加,这在早期的ASIC和可编程逻辑设计中将导致成本的迅速增加。* 典型设计实施过程中带宽并不总是最迫切的需求。* 多种不同类型寄存器的存在以及复杂的寄存器控制信号都限制了时序调整算法的应用。最近几年的设计实践表明,设计工程师对速度和带宽的要求越… |
| 关 键 词： | FPGA 可编程逻辑器件 同步电路 优化 时序调整 设计性能 逻辑电路 |
Timing Adjustment Improve Design Performance |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |