| 32位DSP乘法器分析与设计 |
| |
| 引用本文： | 陈爽,陈雷,孙国欣,刘闪,刘茂华,辛向利. 32位DSP乘法器分析与设计[J]. 电子工程师, 2007, 33(11): 49-51 |
| |
| 作者姓名： | 陈爽 陈雷 孙国欣 刘闪 刘茂华 辛向利 |
| |
| 作者单位： | 1. 河北科技师范学院计算机系,河北省秦皇岛市,066000
2. 大庆石油学院,黑龙江省大庆市,163318 |
| |
| 摘 要： | 衡量DSP(数字信号处理器)芯片性能的一个重要指标是单位时间内能够完成乘累加操作的数量。乘累加速度的增加就会使得DSP芯片运算速度增加。因此,通过对数据通路中的乘法器进行各种设计分析,得出适合32位浮点DSP结构的乘法器,为得到较优的乘累加设计奠定了基础。
|
| 关 键 词： | DSP 乘法器 乘累加 |
| 修稿时间： | 2007-04-26 |
Analysis and Design of 32 Bit DSP Multiplier |
| |
| CHEN Shuang, CHEN Lei, SUN Guoxin, LIU Maohua, XIN Xiangli. Analysis and Design of 32 Bit DSP Multiplier[J]. Electronic Engineer, 2007, 33(11): 49-51 |
| |
| Authors: | CHEN Shuang CHEN Lei SUN Guoxin LIU Maohua XIN Xiangli |
| |
| Abstract: | |
| |
| Keywords: | DSP multiplier MAC |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
