|
|||||
|
|
| CPLD的串口电路设计 | |
| 引用本文： | 刘磊,顾斌,龚美霞.CPLD的串口电路设计[J].Canadian Metallurgical Quarterly,2011(2). |
| 作者姓名： | 刘磊 顾斌 龚美霞 |
| 作者单位： | 南京信息职业技术学院电子信息学院 |
| 摘 要： | 一、硬件电路设计
本文选用CPLD是ALTERA公司的EPM240T100,结合MAX232接口芯片进行串口通信设计,框图如下所示.
二、VHDL程序模块设计及描述
使用VHDL对CPLD进行编程,设计3个模块,波特率发生模块,接收器,发送器.
1.波特率发生模块
波特率发生器实际是一个分频器,如前所述,本文设计的波特率为19.2kb/秒,设计使用的时钟频率为10MHz,所以计数器进行计数时计数到260进行翻转. |
| 本文献已被 万方数据 等数据库收录！ | |