基于VHDL语言有限状态机的电子密码锁设计

以现场可编程逻辑器件(FPGA)为设计载体,以VHDL语言为主要表达方式,设计了一种基于有限状态机实现主控功能的电子密码锁。利用QuartusⅡ软件平台完成了电子密码锁的功能设计与仿真,并在UP-CUP FPGA2C35-Ⅱ型实验开发平台上通过验证。结果表明,利用该方法设计的电子密码锁具有安全性高、低成本、低功耗、操作简单等优点。