| 基于VHDL语言的编码器设计 |
| |
| 引用本文： | 杨慧敏. 基于VHDL语言的编码器设计[J]. 电子技术, 2012, 0(3): 51-53 |
| |
| 作者姓名： | 杨慧敏 |
| |
| 作者单位： | 菏泽学院物理系 |
| |
| 基金项目： | 山东省高等学校科技计划项目(批准号:J11LA52);菏泽学院科学研究基金(批准号:XY10XX01) |
| |
| 摘 要： | 文章介绍了用VHDL语言实现编码器的设计方案,在介绍编码器原理的基础上,给出了基于VHDL语言实现的源程序,并用Max+plusII工具软件完成编译及仿真验证,为电子工程技术人员在数字系统的开发中提供了一些参考。
|
| 关 键 词： | VHDL语言 编码器 仿真 |
The Design of an Encoder Based on VHDL Language |
| |
| Yang Huimin. The Design of an Encoder Based on VHDL Language[J]. Electronic Technology, 2012, 0(3): 51-53 |
| |
| Authors: | Yang Huimin |
| |
| Affiliation: | Yang Huimin(Department of Physics,Heze University) |
| |
| Abstract: | The paper introduces the design scheme for an encoder realized using VHDL language.On the basis of introducing the principle of the encoder,the source program is presented based on the VHDL language,and Max+plus Ⅱ software is used to complete the compilation and simulation test,so as to provide some references for electronic engineers in the development of digital system. |
| |
| Keywords: | VHDL language encoder simulation |
| 本文献已被 CNKI 等数据库收录！ |
