| RS码并行编码器的设计实现 |
| |
| 引用本文： | 李双焕.RS码并行编码器的设计实现[J].信息技术,2015(2):206-208. |
| |
| 作者姓名： | 李双焕 |
| |
| 作者单位： | 中国科学院电子学研究所 |
| |
| 摘 要： | RS码是一类具有很强纠错能力的多进制BCH码,也是一类典型的代数几何码。文中分析了GF(2)8域上的RS(255,223)码编码器的基本原理,并在Xilinx Xc6vsx315t FPGA上设计实现了RS(255,223)高速并行编码器。
|
| 关 键 词： | RS码 编码器 高速并行 |
Design and implementation of parallel RS Encoder |
| |
| LI Shuang-huan.Design and implementation of parallel RS Encoder[J].Information Technology,2015(2):206-208. |
| |
| Authors: | LI Shuang-huan |
| |
| Affiliation: | LI Shuang-huan;Institute of Electronics,Chinese Academy of Sciences; |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ |
|
