| STM-1解扰系统的并行化技术研究与ASIC设计 |
| |
| 引用本文： | 郭琦,霍林,许新新,李惠军.STM-1解扰系统的并行化技术研究与ASIC设计[J].光通信技术,2005,29(11):10-12. |
| |
| 作者姓名： | 郭琦 霍林 许新新 李惠军 |
| |
| 作者单位： | 山东大学信息科学与工程学院,济南,250100;山东大学信息科学与工程学院,济南,250100;山东大学信息科学与工程学院,济南,250100;山东大学信息科学与工程学院,济南,250100 |
| |
| 摘 要： | 依据ITU-TG.707/Y.1322建议中给出的串行扰码算法推导出并行扰码算法,并由此算法设计出SDH8路并行扰码/解扰器。采用FPGA对该设计加以验证,证明设计方案是可行的。在此基础上,采用ASIC设计方法设计实现了STM-1解扰系统。
|
| 关 键 词： | 同步数字体系 扰码 解扰 |
| 修稿时间： | 2002年8月9日 |
Parallel Techniques Research and ASIC Design of STM-1 Descramble System |
| |
| GUO Qi,HUO Lin,XU Xin-xin,LI Hui-jun.Parallel Techniques Research and ASIC Design of STM-1 Descramble System[J].Optical Communication Technology,2005,29(11):10-12. |
| |
| Authors: | GUO Qi HUO Lin XU Xin-xin LI Hui-jun |
| |
| Abstract: | In this paper,the derivation from serial scramble algorithm given by ITU-T Rec.G.707/Y.1322 to parallel scramble algorithm is discussed. The design and the verification based on FPGA of SDH 8-bit parallel scrambler/descrambler is introduced.The ASIC design of the STM-1 descramble system is also presented. |
| |
| Keywords: | SDH scramble descramble |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
