| 基于FPGA的阵列乘法器的设计与实现 |
| |
| 引用本文： | 朱世宇,夏汝华,甘科,刘春雷,陈小川. 基于FPGA的阵列乘法器的设计与实现[J]. 自动化与仪器仪表, 2011, 0(4): 60-61,67 |
| |
| 作者姓名： | 朱世宇 夏汝华 甘科 刘春雷 陈小川 |
| |
| 作者单位： | 重庆工业自动化仪表研究所,重庆,401121 |
| |
| 基金项目： | 新一代工业控制系统研究开发及产生化 |
| |
| 摘 要： | 先对乘法器进行了分析,然后用现场可编程门阵列(F P G A)实现了阵列乘法器,并分析了设计原理。
|
| 关 键 词： | 乘法器 现场可编程逻辑门阵列 标准硬件描述语言 电子设计自动化 |
Based on the array FPGA on time-multiplier of design and implementation |
| |
| ZHU Shi-yu,XIA Ru-hua,GAN Ke,etal. Based on the array FPGA on time-multiplier of design and implementation[J]. Automation & Instrumentation, 2011, 0(4): 60-61,67 |
| |
| Authors: | ZHU Shi-yu XIA Ru-hua GAN Ke etal |
| |
| Affiliation: | ZHU Shi-yu,XIA Ru-hua,GAN Ke,etal |
| |
| Abstract: | This paper analyzed the operation of multiplier unit first,then realized array multiplier with FPGA,and described the design principle. |
| |
| Keywords: | multiplier unit FPGA VHDL EDA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
