| SVA在层次化验证平台中的应用 |
| |
| 引用本文： | 李忠孝,申敏. SVA在层次化验证平台中的应用[J]. 电子测试, 2009, 0(5): 65-69 |
| |
| 作者姓名： | 李忠孝 申敏 |
| |
| 作者单位： | 重庆邮电大学,重邮信科集团股份有限公司,重庆,400065 |
| |
| 摘 要： | 在越来越复杂的SoC芯片验证开发中，ABV（基于断言的验证）已经成为一种先进且有效的验证方法。SVA（System Verilog断言）是一种基于描述性的验证语言，它作为System Verilog语言的一个子集已成为IEEEl800标准。本文以AMBAAPB总线上的IIC总线控制器为例，简要介绍了利用VMM验证方法学来快速搭建以覆盖率为指导、约束随机化、可重用的分层验证平台。在此基础上详细阐述了在DUT的外部接口上绑定SVA断言检查器，从而在黑盒的条件下完成高效的功能验证。
|
| 关 键 词： | SVA nn压 ABV 断言检查器 IIC控制器 |
Application of SVA in hiberarchy testbench |
| |
| Li Zhongxiao,Shen Min. Application of SVA in hiberarchy testbench[J]. Electronic Test, 2009, 0(5): 65-69 |
| |
| Authors: | Li Zhongxiao Shen Min |
| |
| Affiliation: | (Chongqing University of Posts and Telecommunications, Chongyou information Techenolog y co. Itd , Chongqing 400065, China) |
| |
| Abstract: | |
| |
| Keywords: | SVA VMM ABV |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
