120兆赫脉冲吞除程序控制分频电路的逻辑设计

程序控制分频器在数字频率合成器中是使压控振荡器输出的频率降低到鉴相频率附近,同时通过改变其分频比达到改变合成器的工作频率。因此,程序分频器所能达到的最高工作频率的高低关系到鉴相频率的高低及信道间隔,从而影响环路的设计和合成器的指标。一直是数字式频率合成器中研制、分析的重点课题之一,本文介绍脉冲吞除程序分频的关键部分——高速变换模数的前置分频逻辑设计以及对程序分频的分析、讨论,同时介绍工作频率达120兆赫的脉冲吞除程序控制分频实际线路。