| 通用集成电路设计规则检查 |
| |
| 引用本文： | 冯国臣,胡国元. 通用集成电路设计规则检查[J]. 微电子学与计算机, 2001, 18(6): 29-32 |
| |
| 作者姓名： | 冯国臣 胡国元 |
| |
| 作者单位： | 西安微电子技术研究所, |
| |
| 摘 要： | 文章介绍了利用SUN工作站上Cadence中的Dracula工具进行集成电路设计规划检查（DRC）的全过程；较详细地介绍了DRC文件的编写、运行及输出结果的查看，并给出了实例。
|
| 关 键 词： | 设计规则检查 通用集成电路 版图 CAD 计算机辅助设计 |
| 修稿时间： | 2001-05-14 |
A Common Integrated Circuit Design Rule Checking |
| |
| FENG Guo chen,HU Guo yuan. A Common Integrated Circuit Design Rule Checking[J]. Microelectronics & Computer, 2001, 18(6): 29-32 |
| |
| Authors: | FENG Guo chen HU Guo yuan |
| |
| Abstract: | This paper describes the full process of using the Sun workstation's Dracula tool of Cadence to proceed integrated circuit design rule checking. It introduces the writing of DRC file,running and plotting the results. At the end,an example is given. |
| |
| Keywords: | Design rule checking Logical operation Auxiliary layer |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
