首页 | 本学科首页   官方微博 | 高级检索  
     

一种嵌入于微处理器的8位乘加器的设计
引用本文:韩桂泽,胡越黎,向慧芳.一种嵌入于微处理器的8位乘加器的设计[J].计算机测量与控制,2006,14(5):651-654.
作者姓名:韩桂泽  胡越黎  向慧芳
作者单位:上海大学,微电子研究与开发中心,上海,200072;上海大学,微电子研究与开发中心,上海,200072;上海大学,微电子研究与开发中心,上海,200072
基金项目:上海市教委资助项目;上海市科委科技攻关项目
摘    要:给出了一种嵌入于微处理器,8bit×8bit+20bit并行MAC单元的设计;该设计可完成8bit整数或序数的乘法或乘加运算,具有整数乘加运算的饱和检测和饱和处理功能;设计中采用了一种新型Booth编码方法;对部分积压缩阵列进行了优化,将累加值作为一个部分积参与部分积压缩阵列的累加运算,节省了一级超前进位加法器;压缩阵列采用了一种新型4∶2压缩器,进一步缩短了延时,节省了面积。

关 键 词:乘加器  乘法器  微处理器  饱和处理
文章编号:1671-4598(2006)05-0651-04
收稿时间:2005-07-10
修稿时间:2005-08-10

Design of an 8-bit Multiplier Accumulator Embedded in MCU
Han Guize,Hu Yueli,Xiang Huifang.Design of an 8-bit Multiplier Accumulator Embedded in MCU[J].Computer Measurement & Control,2006,14(5):651-654.
Authors:Han Guize  Hu Yueli  Xiang Huifang
Abstract:The design of a 8bit 8bit +20bit MAC embedded in an MCU(Micro-Control Unit) is presented.The MAC supports both signed and unsigned integer multiplication and multiplication-accumulation,and has the function of saturation detection and correction.A novel method of Booth encoding is adopted in the design,and the partial-product array is optimized in different ways.The addend is placed in the partial-product array,which reduces a stage of CLA(carry look ahead adder).A novel 4:2 compressor is used in the partial product compression,which further reduces the latency and area.
Keywords:multiplier accumulator circuit  multiplier  micro control unit  saturation correction
本文献已被 CNKI 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号