|
|||||
|
|
| 高速缓存单元原理及设计实现 | |
| 引用本文： | 孙佳佳,刘财坤.高速缓存单元原理及设计实现[J].微处理机,2014(3):8-10. |
| 作者姓名： | 孙佳佳 刘财坤 |
| 作者单位： | 中国电子科技集团公司第四十七研究所 |
| 摘 要： | Cache是一种容量小、速度快的存储器阵列,位于主存和CPU内核之间,保存着最近一段时间处理器涉及到的主存块内容。为了改善系统性能,CPU尽可能从Cache中读取数据,减小慢速存储器给CPU内核造成的存储器访问瓶颈问题的影响。 |
| 关 键 词： | 高速缓存 处理器 主存 |
| 本文献已被 维普 等数据库收录！ | |