| 高速A/D转换器的数字电路设计 |
| |
| 引用本文： | 朱芸,郭裕顺.高速A/D转换器的数字电路设计[J].杭州电子科技大学学报,2007,27(5):9-12. |
| |
| 作者姓名： | 朱芸 郭裕顺 |
| |
| 作者单位： | 杭州电子科技大学电子信息学院,浙江,杭州,310018 |
| |
| 摘 要： | 介绍用于高速高分辨率流水线结构的模数转换器的数字电路.该数字电路包括时钟发生器和数字校正电路.时钟发生器产生采用的是两路延迟单元负反馈得到;数字校正电路采用改进的流水线操作方式,以期达到减少延迟单元,节省硬件功耗,降低误差操作.该数字电路在0.6μmCMOS工艺中能满足高速ADC的时序要求,并对各级输出的数据在同步时钟的控制下进行加法运算,最终将输入的模拟信号转换成数字信号输出.
|
| 关 键 词： | 模数转换器 流水线 时钟发生器 延时单元 数字校正 |
| 文章编号： | 1001-9146(2007)05-0009-04 |
| 修稿时间： | 2007年8月31日 |
A Digital Circuit of Pipeline Architecture ADC |
| |
| ZHU Yun,GUO Yu-shun.A Digital Circuit of Pipeline Architecture ADC[J].Journal of Hangzhou Dianzi University,2007,27(5):9-12. |
| |
| Authors: | ZHU Yun GUO Yu-shun |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
