| PLC逻辑控制系统循环扫描时间的设计 |
| |
| 引用本文： | 邱公伟,巫淑萍. PLC逻辑控制系统循环扫描时间的设计[J]. 自动化仪表, 1999, 20(8): 21-23 |
| |
| 作者姓名： | 邱公伟 巫淑萍 |
| |
| 作者单位： | 福州大学,福建福州,350002 |
| |
| 基金项目： | 福建省自然科学基金E96010资助 |
| |
| 摘 要： | 给出了设计PLC逻辑控制系统循环扫描时间的4个限制条件.满足这些条件可保证逻辑等价性,防止信号丢失,从而避免表面正确的梯形图内含的危险及隐患,减少I/O响应时间,提高控制精度,保证计时器的正常工作.
|
| 关 键 词： | 循环扫描时间 逻辑等价性 I/O响应时间 时基限制条件 |
The Design of the Cycling Scanning Time for PLC Logical Control System |
| |
| Qiu Gongwei,Wu Shuping. The Design of the Cycling Scanning Time for PLC Logical Control System[J]. Process Automation Instrumentation, 1999, 20(8): 21-23 |
| |
| Authors: | Qiu Gongwei Wu Shuping |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
