|
|||||
|
|
| 高速多级时钟网布线 | |
| 引用本文： | 李芝燕,严晓浪.高速多级时钟网布线[J].半导体学报,2000,21(3). |
| 作者姓名： | 李芝燕 严晓浪 |
| 作者单位： | 1. 浙江大学计算机系杭州 310027 杭州电子工业学院CAD所杭州 310037 2. 杭州电子工业学院CAD所杭州 310037 |
| 摘 要： | 提出了一种新的加载缓冲器的时钟布线算法.该算法根据时钟汇点的分布情况，在时钟布线之前对缓冲器进行预先布局，并将时钟树的拓扑生成及实体嵌入和层次式的缓冲器布局方法有机结合起来，使布线情况充分反映缓冲器对时钟网结构的影响.实验证明，与将缓冲器插入和布局作为后处理步骤相比，缓冲器预先插入和布局在很大程度上避免了布线的盲目性，并能更加有效地实现各时钟子树的延迟和负载的平衡. |
| 关 键 词： | 时钟布线 延迟合并嵌入 缓冲器插入 |
High Speed Multilevel Staged Clock Routing |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |
| 点击此处可从《半导体学报》浏览原始摘要信息 | |
| 点击此处可从《半导体学报》下载全文 | |