| 16×16快速乘法器的设计与实现 |
| |
| 引用本文： | 李楠,喻明艳.16×16快速乘法器的设计与实现[J].微电子学与计算机,2008,25(4):156-159. |
| |
| 作者姓名： | 李楠 喻明艳 |
| |
| 作者单位： | 哈尔滨工业大学,微电子中心,黑龙江,哈尔滨,150001 |
| |
| 摘 要： | 为得到高性能的乘法器,本设计通过改进的Booth算法产生部分积,用一种Wallace树结构压缩部分积,并使用减少符号位填充和减少尾部0填充两种方法有效地减小了部分积压缩器的面积,最终通过超前进位加法器组得到乘积结果.采用SMIC0.18μm工艺库,由DC(DesignCompiler)综合,时间延迟可达到4.62ns,面积为23837μm2.
|
| 关 键 词： | 乘法器 改进Booth算法 Wallace树 面积优化 CLA组 |
| 文章编号： | 1000-7180(2008)04-0156-04 |
| 修稿时间： | 2007年5月21日 |
16×16 High-Speed Multiplier Design & Implementation |
| |
| LI Nan,YU Ming-yan.16×16 High-Speed Multiplier Design & Implementation[J].Microelectronics & Computer,2008,25(4):156-159. |
| |
| Authors: | LI Nan YU Ming-yan |
| |
| Abstract: | |
| |
| Keywords: | multiplier modified Booth algorithm Wallace tree area optimization CLA array |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
