基于FPGA的UART自适应接收IP核设计

为解决串行传输时发送方波特率多变情况下接收方每次都需要与发送方进行波特率约定的问题，设计了UART自适应接收IP核，在FPGA内部设置波特率库，利用0校验位和空闲位持续时间准确识别波特率，实现了UART的自适应接收，同时基于VHDL将整个模块封装为IP核，进一步提高了设计的通用性。通过Vivado内部仿真工具进行仿真，仿真结果表明，本设计可以在设置的波特率库下进行UART的自适应接收。