一种SoC时钟复位管理电路设计与验证 |
| |
引用本文: | 李超,赵启林,戴兆麟,刘璐.一种SoC时钟复位管理电路设计与验证[J].单片机与嵌入式系统应用,2023(6):8-11+16. |
| |
作者姓名: | 李超 赵启林 戴兆麟 刘璐 |
| |
作者单位: | 1. 上海电力大学电子与信息工程学院;2. 摩尔精英集成电路产业发展有限公司 |
| |
摘 要: | 提出一种适用于片上系统的时钟与复位管理电路,并搭建验证平台予以验证。该设计集成复位信号生成电路、复位同步释放电路、基准电压源、压控振荡器、锁相环、时钟门控电路等。数字电路设计基于180 nm标准单元库搭建,基于System Verilog语言搭建了一个功能完备的自动化测试平台,代码覆盖率与功能覆盖率达到100%。相比传统设计,该电路所有单元均在内部,集成度高、可靠性强。
|
关 键 词: | SoC 时钟管理 复位管理 覆盖率 功耗控制 |
|
|