| 面向功耗优化的伪随机测试矢量生成 |
| |
| 引用本文： | 王佩宁,胡 晨,李 锐. 面向功耗优化的伪随机测试矢量生成[J]. 电子器件, 2002, 25(2): 174-177 |
| |
| 作者姓名： | 王佩宁 胡 晨 李 锐 |
| |
| 作者单位： | 东南大学国家专用集成电路系统工程研究中心,南京,210096 |
| |
| 摘 要： | 随着集成电路设计复杂度和工艺复杂度的提高，集成电路的测试面临越来越多的挑战，内建自测试作为一种新的可测性设计方法，能显著提高电路中随机逻辑的可测性，解决一系列测试难题，但它同时也引起了测试功耗问题，本文提出了一种面向功耗优化的伪随机测试向量生成方法，在保证故障覆盖率的条件下，大大降低了测试功耗。
|
| 关 键 词： | 集成电路 可测性设计 内建自测试 BIST 伪随机测试 低功耗 |
| 文章编号： | 1005-9490(2002)02-0174-04 |
| 修稿时间： | 2001-10-09 |
The Pseudorandom Test Pattern Generation Oriented to Power Dissipation |
| |
| WANG Peining,HU Chen,LI Rui. The Pseudorandom Test Pattern Generation Oriented to Power Dissipation[J]. Journal of Electron Devices, 2002, 25(2): 174-177 |
| |
| Authors: | WANG Peining HU Chen LI Rui |
| |
| Affiliation: | Southeast University |
| |
| Abstract: | |
| |
| Keywords: | integrated circuits design for testability BIST pseudorandom test low power |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载免费的PDF全文 |
