|
|||||
|
|
| 一种基于FPGA的高性能卷积神经网络加速器的设计与实现 | |
| 作者姓名： | 曹学成 廖湘萍 李盈盈 丁永林 李炜 |
| 摘 要： | 近年来,随着人工智能技术的发展,卷积神经网络(CNN)作为深度学习技术中的常用算法,在计算机视觉、语音识别及自然语言处理等诸多领域得到了广泛的应用.可编程门阵列(FPGA)因其高并行度和高灵活性等优势常被用于CNN的加速.基于此,本文对高性能CNN加速器的设计进行研究.文中采用DSP的级联、卷积核数据的"乒-乓"结构,... |
| 关 键 词： | 卷积神经网络 FPGA DSP级联 CNN加速器 |