| 基于FPGA的双端口视频缓冲器设计 |
| |
| 引用本文： | 唐斌. 基于FPGA的双端口视频缓冲器设计[J]. 液晶与显示, 2014, 29(4): 575 |
| |
| 作者姓名： | 唐斌 |
| |
| 作者单位： | 唐斌:贵州财经大学 信息学院, 贵州 贵阳 550025
|
| |
| 摘 要： | 介绍一种基于FPGA和SDRAM的双端口的视频缓冲器设计方法。使用小容量的同步FIFO和异步FIFO串联构成用户接口,采用分块方式读写单块存储器SDRAM,采用混合算法合理仲裁读、写和刷新请求,实现单路视频数据的实时采集和输出。本系统设计简单,调试方便。只需适当地改变数据块的长度和FIFO的容量就可以应用于其他的视频处理系统。仿真测试结果表明:SDRAM时钟频率工作在71MHz下可以确保视频流的流畅性。而且通过改变FIFO的相关参数,还可以继续提高SDRAM的实际带宽。本设计还具有一定的灵活性。
|
| 关 键 词： | FPGA FIFO SDRAM控制器 仲裁器 |
| 收稿时间： | 2013-10-14 |
Design of dual-port video buffer based on FPGA |
| |
| Abstract: | |
| |
| Keywords: | FPGA FIFO SDRAM controller arbitrator |
| 本文献已被 CNKI 等数据库收录！ |
|
