| CMOS时序逻辑电路功耗估计的一种新方法 |
| |
| 引用本文： | 朱宁 周润德. CMOS时序逻辑电路功耗估计的一种新方法[J]. 微电子学与计算机, 1999, 16(2): 5-9 |
| |
| 作者姓名： | 朱宁 周润德 |
| |
| 作者单位： | 清华大学微电子所!北京，100084 |
| |
| 基金项目： | 国家九五重点科技攻关项目!97－760－02－01 |
| |
| 摘 要： | MOS时序逻辑电路由于存在时序反馈环，使功耗分析变得相当复杂。文章提出了一种采用电路化简加速功耗估计的方法。对ISCAS’89和ISCAS’93基本测试电路的实验结果表明，此方法具有较好的计算精度和较短的计算时间。
|
| 关 键 词： | CMOS时序逻辑 反馈 功耗估计 电路化简 |
Speeding up Power Estimation of CMOS Sequential Logic Circuits by Circuit Simplicstion |
| |
| Zhu Ning, Zhou Runde, Yang Xingzi. Speeding up Power Estimation of CMOS Sequential Logic Circuits by Circuit Simplicstion[J]. Microelectronics & Computer, 1999, 16(2): 5-9 |
| |
| Authors: | Zhu Ning Zhou Runde Yang Xingzi |
| |
| Abstract: | Power estimation for sequential circuits is relatively hard because of the exitance of sequential feedbacks in the circuit. In the paper authors present a new approach of speeding up power estimation of CMOS sequential circuits by circuit simplication. The experimental results for some ISCAS' 89 and ISCAS' 93 circuits show that this method has the advantage of good accuracy and relatively small amount of calculation time. |
| |
| Keywords: | CMOS sequential circuits Feedback Power estimation Circuit simplication |
| 本文献已被 CNKI 维普 等数据库收录！ |
