PCI 总线从接口的设计与验证 |
| |
引用本文: | 闫福鑫,许志宏,刘佑宝.PCI 总线从接口的设计与验证[J].计算机技术与发展,2012(8). |
| |
作者姓名: | 闫福鑫 许志宏 刘佑宝 |
| |
作者单位: | 西安微电子技术研究所,陕西西安710065 |
| |
摘 要: | 讨论了一种包括配置空间和 I/ O 空间的从 PCI(PCI-slave)接口电路的 Verilog HDL 设计.重点介绍了顶层的系统架构,对其进行了功能分析和结构划分,并详细阐述了各子模块电路的设计和实现.根据 PCI 总线交易时序,给出使用有限状态机实现接收总线信号控制本地逻辑的方法.针对 PCI 时序的复杂性,提出了一种新颖实用的 PCI 系统验证方法,并重点讲述了组建验证平台的方法及其优点.通过编写测试激励程序完成了功能仿真,仿真和验证的结果表明,该接口电路在功能和时序上符合 PCI 技术规范,达到了预定的目标
|
关 键 词: | PCI 接口 Verilog HDL 状态机 系统验证 |
本文献已被 万方数据 等数据库收录! |
|