| 16位嵌入式微处理器核的设计及验证 |
| |
| 引用本文： | 姚爱红,孙盟哲,吴剑.16位嵌入式微处理器核的设计及验证[J].计算机工程,2010,36(23):234-236,239. |
| |
| 作者姓名： | 姚爱红 孙盟哲 吴剑 |
| |
| 作者单位： | （哈尔滨工程大学计算机科学与技术学院， 哈尔滨 150001） |
| |
| 基金项目： | 中央高校基本科研业务费专项资金资助项目 |
| |
| 摘 要： | 采用自顶向下方法，设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC 1，利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问，从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述，编写计算斐波那契数列的测试程序验证了HEUSoC 1的正确性。在Xilinx Spartan 2芯片上的统计结果表明，HEUSoC 1的资源占用率较低，处理器最高频率约为22 MHz，适合于对功耗和性价比要求严格的嵌入式应用领域。
|
| 关 键 词： | 嵌入式系统 微处理器核 精简指令集计算机 Verilog硬件描述语言 现场可编程门阵列 |
Design and Verification of 16 bit Embedded Microprocessor Core |
| |
| YAO Ai-hong,SUN Meng-zhe,WU Jian.Design and Verification of 16 bit Embedded Microprocessor Core[J].Computer Engineering,2010,36(23):234-236,239. |
| |
| Authors: | YAO Ai-hong SUN Meng-zhe WU Jian |
| |
| Affiliation: | (College of Computer Science and Technology,Harbin Engineering University,Harbin 150001,China) |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程》浏览原始摘要信息 |
|
点击此处可从《计算机工程》下载全文 |
