|
|||||
|
|
| FIR的FPGA设计 | |
| 作者姓名： | 仲巡 |
| 作者单位： | |
| 摘 要： | 本文分析了ＦＩＲ滤波器的硬件实现技术，并结合ＱｕｉｃｋＲＡＭ系列ＦＰＧＡ的特点，给出了一个高效的设计方法。文中参考设计为一个３６Ｔａｐｓ ８Ｂｉｔｓ的１０ＭＨｚ采样速率的ＦＩＲ。 |
| 关 键 词： | FIR滤波器 FPGA设计 数字通信 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |
|
||||||||||||||||||
|
||||||||||||||||||
|
||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |