L-DACS1系统定时同步的FPGA设计与实现 |
| |
引用本文: | 刘海涛,丁 杰. L-DACS1系统定时同步的FPGA设计与实现[J]. 信息技术, 2014, 0(1): 11-14 |
| |
作者姓名: | 刘海涛 丁 杰 |
| |
作者单位: | ;1.中国民航大学天津市智能信号与图像处理重点实验室 |
| |
摘 要: | 针对航空信道的复杂性和对信号干扰较大的问题,利用L-DACS1反向链路随机接入帧结构的特点,研究了粗定时同步与精定时同步的算法,并基于现场可编程门阵列(FPGA)在Apex-CPCI-5610通信开发板上实现了这种算法,应用于实际的项目上。测试结果表明,该方法能够精确得到定时同步的位置且系统工作稳定,能够满足L-DACS1系统的设计要求。
|
关 键 词: | L-DACS1 正交频分复用 定时同步 现场可编程门阵列 |
Design and implementation of timing synchronization in L-DACS1 system based on FPGA |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 CNKI 等数据库收录! |
|