| 一种适用于H.264/AVC宏块级反变换 |
| |
| 引用本文： | 张益林,徐雄,杨宇红.一种适用于H.264/AVC宏块级反变换[J].中国图象图形学报,2008,13(10):2019-2022. |
| |
| 作者姓名： | 张益林 徐雄 杨宇红 |
| |
| 作者单位： | 1)（上海交通大学电子工程系,上海200240）2)（上海交通大学电子系图像通信与信息处理研究所,上海200240） |
| |
| 基金项目： | 本文提出了适用于H.264/AVC宏块级反变换的IP核完整设计方案。首先，使用改进的T型结构同步宏块中的3种不同变换和反ZigZag扫描。然后，对Hadamard反变换模块采用了时分复用存储器模块的设计方案，降低了系统时延；再利用IDCT矩阵运算可分离的特点，减少了IDCT模块资源消耗；最后，给出了以Xilinx Viretex2系列XC2V6000为目标器件的综合结果。仿真结果表明，该设计能够正确支持1080i 50Hz高清码流的实时解码。 |
| |
| 摘 要： | 本文提出了适用于H.264/AVC宏块级反变换的IP核完整设计方案。首先，使用改进的T型结构同步宏块中的3种不同变换和反ZigZag扫描。然后，对Hadamard反变换模块采用了时分复用存储器模块的设计方案，降低了系统时延；再利用IDCT矩阵运算可分离的特点，减少了IDCT模块资源消耗；最后，给出了以Xilinx Viretex2系列XC2V6000为目标器件的综合结果。仿真结果表明，该设计能够正确支持1080i 50Hz高清码流的实时解码。
|
| 关 键 词： | 反DCT变换Hadamard反变换T型结构IP核 |
| 收稿时间： | 2008/7/11 0:00:00 |
| 修稿时间： | 2008/7/23 0:00:00 |
Design of a Macroblock Level Inverse Transform IP Core for H.264/AVC |
| |
| ZHANG Yi lin,XU Xiong,YANG Yu hong,ZHANG Yi lin,XU Xiong,YANG Yu hong and ZHANG Yi lin,XU Xiong,YANG Yu hong.Design of a Macroblock Level Inverse Transform IP Core for H.264/AVC[J].Journal of Image and Graphics,2008,13(10):2019-2022. |
| |
| Authors: | ZHANG Yi lin XU Xiong YANG Yu hong ZHANG Yi lin XU Xiong YANG Yu hong and ZHANG Yi lin XU Xiong YANG Yu hong |
| |
| Abstract: | A high throughput inverse transform IP core for H.264/AVC was proposed in this paper. The improved T architecture was presented to synchronize three different transforms and inverse ZigZag scan module. By applying time multiplexing buffer management to inverse Hadamard transform, we efficiently reduce its latency. Separability property of IDCT is also utilized to minimize its area. At last, the results of synthesis are given with Xilinx Virtex2 while XC2V6000 as the target device. The simulation performance shows that the design can effectively support the real time decoding of 1080i 50Hz HD stream. |
| |
| Keywords: | inverse DCT inverse Hadamard transform T architecture IP core |
|
| 点击此处可从《中国图象图形学报》浏览原始摘要信息 |
|
点击此处可从《中国图象图形学报》下载免费的PDF全文 |
