| 基于FPGA的异步FIFO设计 |
| |
| 引用本文： | 张维旭,贺占庄. 基于FPGA的异步FIFO设计[J]. 计算机技术与发展, 2006, 16(7): 168-170 |
| |
| 作者姓名： | 张维旭 贺占庄 |
| |
| 作者单位： | 西安微电子技术研究所,陕西,西安,710065 |
| |
| 摘 要： | 在现代集成电路设计中，一个系统往往包含了多个时钟，如何在异步时钟间传递数据成为一个很重要的问题．而使用异步FIFO可以有效地解决这个问题。异步FIFO是一种在电子系统中得到广泛应用的器件．文中介绍了一种基于FPGA的异步FIFO设计方法。使用这种方法可以设计出高速、高可靠的异步FIFO。
|
| 关 键 词： | 亚稳态 格雷码 |
Asynchronous FIFO Design Based on FPGA |
| |
| ZHANG Wei-xu,HE Zhan-zhuang. Asynchronous FIFO Design Based on FPGA[J]. Computer Technology and Development, 2006, 16(7): 168-170 |
| |
| Authors: | ZHANG Wei-xu HE Zhan-zhuang |
| |
| Abstract: | |
| |
| Keywords: | FIFO FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
