首页 | 本学科首页   官方微博 | 高级检索  
     

高压静电除尘器中振打控制电路的EDA设计
引用本文:廉雅菲,张博,李冠,李延虎.高压静电除尘器中振打控制电路的EDA设计[J].中国科技博览,2012(2):184-184.
作者姓名:廉雅菲  张博  李冠  李延虎
作者单位:河北大学静电研究所,河北保定,071002
摘    要:为了及时振打清灰且减少二次扬尘,文章利用EDA技术,采用VHDL语言编程,设计了一种新型高压静电除尘振打控制电路。电源接通后,先进行一次20s的振打,然后在一定经过周期40min后再进行20s的延时振打,周而复始。其中40min的等待电路通过由7个连续的D触发器所构成的二分频电路来实现;20s的延时振打电路通过由555单稳态触发器所形成的延时电路来实现。文章通过了QuatusII软件的编译、仿真,所示各项指标均符合设计要求,可在一定程度上提高电除尘器的传输速率。

关 键 词:555定时器EDA  VHDL仿真
本文献已被 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号