可变速率编码技术在跳频多址系统中的应用

本文从实际出发，研究了可变速率编码（ＶＲＣ）技术在跳频多址（ＦＨＭＡ）通信系统中的应用，讨论了在系统采用使接收误码率低于某规定值（以１０＾－２为例）的最大码速率时，该结构相对于固定速率编码（ＦＲＣ）结构的系统平均标准吞吐量增益，通过对解调器有、无ＰＳ信息（即有关被传输的符号中哪些受到多址干扰的信息）及信道有、无衰落情况下的分析，验证此技术在实际系统中的实用性。