基于Sklansky结构的24位并行前缀加法器的设计与实现 |
| |
作者单位: | ;1.华南理工大学电子与信息学院 |
| |
摘 要: | 针对串行进位加法器存在的延时问题,采用一种基于Sklansky结构的并行前缀加法器,通过对并行前缀加法器各个模块进行优化,设计实现了一个24位并行前缀加法器。通过与24位串行进位加法器进行延时比较,结果表明,Sklansky并行前缀结构的加法器,能有效提高运算速度。
|
关 键 词: | 并行前缀加法器 Sklansky结构 优化延时 并行思想 |
Design and implementation of 24-bit parallel prefix adder based on Sklansky structure |
| |
Abstract: | |
| |
Keywords: | |
|
|