|
|||||
|
|
| 高速不破坏读出存贮器的读出线路 | |
| 引用本文： | G.H.Perry,E.W.Shallow,徐正春.高速不破坏读出存贮器的读出线路[J].计算机研究与发展,1965(1). |
| 作者姓名： | G.H.Perry E.W.Shallow 徐正春 |
| 摘 要： | 1.引言在选择大容量高速存贮器的记忆元件、驱动钱路和读出线路的时候,需要在技术和经济两方面取得平衡。作者认为,简化读出线路会明显地影响这种平衡。本文将介绍关于这种线路速度、灵敏度、尺寸等的极限的研究工作情况。通常,读出线路包括一个放大器、一个门和一个触发器。如果在读出被选记忆单元的过程中要破坏所存信息,则在被选单元回到它的原始状态时,读出线路也必须起暂时记忆的作 |
| 本文献已被 CNKI 等数据库收录！ | |