基于Xilinx UltraScale+VU9P FPGA的SoC原型验证系统研究

为应对So C设计规模增大、功能复杂化带来的芯片验证耗时太长的问题，通过讨论SoC系统与FPGA原型核心板资源的架构，按照从ASIC到FPGA的移植原理，设计实现一种基于Xilinx UltraScale+VU9P FPGA的原型验证系统。系统基于Xilinx Vivado工具完成逻辑综合、实现，并完成硬件子系统设计。使用逻辑电平转换器芯片，将FPGA原型的1.8V转换为SoC设计IO为3.3V电平的PAD，实现对3.3V标准电平的兼容。通过实验，在该系统上完成了大规模高性能SoC的软硬件协同验证，结果表明系统实现设计预期功能，有助于加快芯片整体的验证速度。