基于FPGA的高性能可扩展SM4-GCM算法实现

在大数据和5G技术蓬勃发展的背景下，高速通信系统中的信息加密成为了新的研究热点，如何在保证数据高安全性的同时，提高数据吞吐率，降低加密算法适配不同应用场景的难度成为了重要的研究课题。针对传统软件实现的SM4-GCM算法吞吐率小、难以在多变的5G及大数据场景下应用的问题，文中基于FPGA可重构的特点，深入剖析SM4-GCM算法的特征，利用Mastrovito算法、Karatsuba算法、快速求余算法，设计了两种高性能、数控分离、可扩展的电路结构，分别采用全流水线技术和四度并行技术对SM4-GCM算法进行加速优化，在保证高安全性的同时，达到了较高吞吐率，并且可灵活移植于各种应用场景。实验结果表明，所提出的两种方案中的单个SM4-GCM模块的吞吐率分别达到了28.16 Gbps和28.8 Gbps,在性能、可扩展性等方面均优于同类已发表的设计。