基于实时数字仿真器的SVC抑制次同步振荡的研究

针对我国首次采用静止无功补偿器（Static Var Compensator，SVC）抑制次同步振荡（Sub-Synchronous Oscillation，SSO）的工程，分析了该工程中SVC的接入位置、触发方式和控制策略等。基于实时数字仿真（Real Time Digital Simulator，RTDS），搭建了针对该工程中SVC控制器进行闭环控制测试的平台。阐述了该平台的框架结构、硬件配置，分析了建模过程中存在的问题，提出了大型系统的建模方法。基于该平台，在典型运行方式和故障方式下，对SVC抑制SSO的效果进行了全面的验证，并仿真分析了SVC抑制SSO时其对交流系统所可能产生的影响。结果表明，所采用的SVC能够抑制SSO现象，并且对系统的暂态稳定性几乎没有影响。