| 一个简单鉴频鉴相器结构实现的快速锁定低抖动锁相环 |
| |
| 引用本文： | 陈莹梅,王志功,章丽.一个简单鉴频鉴相器结构实现的快速锁定低抖动锁相环[J].半导体学报,2008,29(1):88-92. |
| |
| 作者姓名： | 陈莹梅 王志功 章丽 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 用简单的鉴频鉴相器结构实现了一个快锁定低抖动的锁相环.鉴频鉴相器仅仅由两个异或门组成,它可以同时获得低抖动和快锁定的性能.锁相环中的电压控制振荡器由四级环形振荡器来实现,每级单元电路工作在相同的频率,并提供45°的相移.芯片用0.18μm CMOS工艺来实现.PLL输出的中心频率为5GHz,在偏离中心频率500kHz处,测量的相位噪声为-102.6dBc/Hz.锁相环的捕获范围为280MHz,RMS抖动为2.06ps.电源电压为1.8V时,功耗仅为21.6mW(不包括输出缓冲).
|
| 关 键 词： | 锁相环 鉴频鉴相器 电压控制振荡器 抖动 锁定时间 |
| 文章编号： | 0253-4177（2008）01-0088-05 |
| 收稿时间： | 2007-05-30 |
| 修稿时间： | 2007-08-09 |
Fast-Lock Low-Jitter PLL with a Simple Phase-Frequency Detector |
| |
| Chen Yingmei,Wang Zhigong and Zhang Li.Fast-Lock Low-Jitter PLL with a Simple Phase-Frequency Detector[J].Chinese Journal of Semiconductors,2008,29(1):88-92. |
| |
| Authors: | Chen Yingmei Wang Zhigong and Zhang Li |
| |
| Affiliation: | Institute of RF & OE-ICs,Southeast University,Nanjing 210096,China;Institute of RF & OE-ICs,Southeast University,Nanjing 210096,China;Institute of RF & OE-ICs,Southeast University,Nanjing 210096,China |
| |
| Abstract: | |
| |
| Keywords: | phase locked loop phase-frequency detector voltage-controlled oscillator jitter locking time |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
