用VHDL实现基于新型扭环形计数器的16倍分频器

在数字逻辑电路的设计中，计数器和分频器都是常用的基本电路。通常利用分频器对某个给定的高频率信号进行分频，得到设计者所需要的低频信号。分频器的设计中利用不同模的计数器来达到不同倍的分频、文中介绍一种新型扭环形计数器，n位输入信号通过该计数器后可得到个计数，利用率超过以往普通的扭环形计数器．，然后基于此计数器，通过VHDL硬件描述语言，在QuartusⅡ平台下运用Altera公司Cyclone系列的FPGA芯片实现计数器和分频器的综合与波形仿真，验证此设计的正确性。