| 一种新型低抖动快速锁定时钟稳定电路 |
| |
| 引用本文： | 张奉江,周述涛,李儒章,张正璠. 一种新型低抖动快速锁定时钟稳定电路[J]. 微电子学, 2008, 38(1): 137-140 |
| |
| 作者姓名： | 张奉江 周述涛 李儒章 张正璠 |
| |
| 作者单位： | 1. 重庆邮电大学,重庆,400065;模拟集成电路国家级重点实验室,重庆,400060
2. 模拟集成电路国家级重点实验室,重庆,400060;中国电子科技集团公司,第二十四研究所,重庆,400060 |
| |
| 摘 要： | 介绍了一种新型低抖动快速锁定时钟稳定电路.该电路通过检测输入时钟信号的上升沿,产生一个尖峰脉冲和一个精确延迟半个周期的尖峰脉冲,共同组成一个稳定的低抖动时钟.该电路采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,在100 MHz输入时钟频率下,输出时钟抖动为56 fs,电路的功耗仅有35 mW.
|
| 关 键 词： | 时钟稳定电路 低时钟抖动 模拟集成电路 低抖动 快速锁定 时钟抖动 稳定 电路 Stabilizer Clock Locking Fast Jitter 功耗 输出 时钟频率 仿真 环境 Cadence 工艺库 CMOS 标准 组成 |
| 文章编号： | 1004-3365（2008）01-0137-04 |
| 收稿时间： | 2007-04-13 |
| 修稿时间： | 2007-08-20 |
A Novel Low Jitter and Fast Locking Clock Stabilizer |
| |
| ZHANG Feng-jiang,ZHOU Shu-tao,LI Ru-zhang,ZHANG Zheng-fan. A Novel Low Jitter and Fast Locking Clock Stabilizer[J]. Microelectronics, 2008, 38(1): 137-140 |
| |
| Authors: | ZHANG Feng-jiang ZHOU Shu-tao LI Ru-zhang ZHANG Zheng-fan |
| |
| Abstract: | |
| |
| Keywords: | Clock duty cycle stabilizer Low clock jitter Analog IC |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
